| MANUFACTURE OF SEMICONDUCTOR SUBSTRATE |
|--|
|--|

Patent Number:

JP7231036

Publication date:

1995-08-29

Inventor(s):

NAGANO TAKASHI

Applicant(s):

SONY CORP

Requested Patent:

☐ JP7231036

Application Number: JP19940020729 19940218

Priority Number(s):

IPC Classification:

H01L21/762; H01L21/304; H01L27/12

EC Classification:

Equivalents:

Abstract

PURPOSE:To obtain a semiconductor substrate having an SOI layer of a good and uniform film thickness in its surface part, by filling insulators into the recessed parts formed in the surface part of a single crystal semiconductor substrate, and by pasting on the surface thereof a supporting substrate whose surface is covered with an insulation film, and further, by polishing the rear surface part of the single crystal semiconductor substrate until the polishing reaches the fillers.

CONSTITUTION:On a silicon substrate 11 of a single crystal semiconductor substrate, trenches 11A of recessed parts are formed respectively. Then, on the surface of the silicon substrate 11, an SiO2 film 12 of an insulator is deposited, and it is buried in the trenches 11A. Thereafter, the SiO2 film 12 present on the surface of the silicon substrate 11 is removed therefrom by an etchback, and thereby, the SiO2 films 12 of fillers are left only in the trenches 11A. Subsequently, on the surface of a first supporting substrate 13 of another silicon substrate, a silicon oxide film 14 is formed, and the substrate 13 is pasted on the surface of the silicon substrate 11. Then, the silicon substrate 11 is polished from its surface side, and its polishing is stopped at the time when the SiO2 films 12 of stoppers are exposed to the outside. Thereby, the film thickness of an SOI layer can be made uniform in the surface part of the substrate.

Data supplied from the esp@cenet database - I2



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開平7-231036


(43)公開日 平成7年(1995)8月29日

| (51) Int.CL* | 觀別記号 | | 广内整理番号 | F I | | | | | 技術表示循所 | | | | |
|--------------|--------|-----------------|---------------|-----|--|-----------------------|--------------------------------|------|------------|---------|-------|----|----|
| HOIL | 21/762 | | | | | | | | | | | | |
| | 21/304 | | 321 | S | | | • | | | | | | |
| | 27/12 | | | M | | | | | | | | | |
| | | | | В | | | | | | | | | |
| | | | | | | HO1L 等全的求 | 21/ 78 | | | D OL | | 7 | 耳) |
| | | | | | | | 來簡求 | 湖水平 | 項の数 5 | | (全 | | |
| (21)出職器吗 | | 特顯平 | 3-2072 | 29 | | (71)出额人 | 000002185 | | | | | | |
| | | | | | | | ソニー | 社会大学 | | | | | |
| (22) 山瀬日 | | 平成6年(1994)2月18日 | | | | | 東京都 | 加区北 | :AAJII 6 7 | TE 71 | \$35号 | | |
| | | (72) 発明者 永野 陸史 | | | | | | | | | | | |
| | | | | | | | 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 | | | | | ノニ | |
| | | | | | | (74)代與人 | 护理 士 | 志似 | 富士弥 | (9) | 1名) | | |
| | | | | | | reproductive analysis | | | | | | | |
| | | | | | | 97 | | | | | | | |
| | | | | | | | | | | | | | |

(54) [発明の名称] 半導体基板の製造方法 (57) 【要約】

【目的】 SOI層の駅厚の面内均-の良好な半導体基

るまで研磨し、ポリシリコン概を介して第2支持差板と 貼りつけて第1支持基板側から研磨してシリコン酸化鉄 14を露出させて、これを萎進 として研磨を進めれば、 均一なSO1層が得られる。



【特許請求の範囲】

【請求項 1.】 単結晶半導体基板の表面に凹部を形成し、該凹部に絶縁物でなる充填物を埋め込んだ後、表面を暗縁限で覆った支持基板を該単結晶半導体基板の表面に貼り合わせ、当該単結晶半導体基板の表面を前記充填物に達するまで研磨して単結晶高領域を形成することを特徴とする半導体基板の製造方法。

【請求項 2】 単結晶半導体基板の表面に凹部を形成し、該凹部に絶縁物でなる充填物を埋め込む工程と、表面を絶縁膜で覆った第1支持基板を該単結晶半導体基板の表面に貼り合わせる工程と、

前記単結晶半導体基板の裏 面を前記充填物に達するまで 研磨する工程と、

前記単結晶半導体基板の研磨面にデバイス形成領域を画成するための段差を形成し、該研磨面及び段差面に沿って表面に研磨ストッパとしての整化膜を形成する工程

前記段差及び前記研磨面上に材料膜を付着させ、該材料 膜表面を平坦化する工程と、

前記材料膜表面に第2支持基板を貼り合わせる工程と、 前記第1支持基板側を前記絶縁膜に達するまで研磨する 工程と、

前記絶縁棋及び前記充填物をエッチングして除去する工程と、

前記エッチングにより露出した単結晶半導体基板を前記 酸化膜に達するまで研磨して単結晶点領域を形成する工程と、を備えたことを特徴とする半導体基板の製造方 注

[請求項 3] 前記充填物及び前記絶縁膜は酸化シリコンでなる請求項 2記載の半導体基板の製造方法。 [請求項 4] 前記が料膜は不純物をドープした酸化シリコンでなる請求項 2記載の半導体基板の製造方法。 [請求項 5] 前記単結品半導体基板の製造方法。 物に達するまで研磨する工程の後に、該充填物の一部を表面よりエッチング除去しこの除去した部分に前記充填物とエッチング選択比をとれる材料で数とエッチングストッパ層を埋め込む工程を備え、前記酸インッチングストッパ層を埋め込む工程を備え、前記を大ッバの方在であるようにした請求項 2記載の半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体基板の製造方法に関し、特にSOI(Silicon On Insulator)構造の半導体製造分野で利用できる。 【OOO2】

【従来の技術】従来、この種の半導体基板の製造方法としては、特開平1-302837号公報記載の技術が知られている。この従来技術は、半導体基板の表面に凹凸部を形成し、次いで、この基板表面に絶縁阱を形成した後、この絶縁阱上に表面が平坦な半導体層を形成し、さ

らに半導体層表面を貼り付け面として他の基板を貼り付け、半導体基板を表面から絶縁限が露出するまで研磨してSOI基板を製造するというものである。 【OOO3】

【発明が解決しようとする課題】しかしながら、このような従来技術にあっては、研磨の負担を少なくするためにストッパとしての絶縁限の近くまで研削により半導体を研削できたとしても、図7に示すように半導体動の研磨で表けなければならない限問があった。この研磨取代がばらつくと、図8に示すように、絶縁限3が露出するタイミングが異なり、早く露出した絶縁限3近くのSOI層3人の映厚が研磨底ずりとは、図9に示すように、絶縁限3近くのSOI層3人の映厚が研磨底ずりとは、図9に示すように、絶縁限3が露出した状態で研磨を表けると、の部分が絶縁限3より研磨され場底面が低くなることをいう。

【〇〇〇4】 この発明が解決しようとする課題は、薄映 SOI形成のための研磨において、その除去量がウェハ 面内で均一となり、研磨ストッパの露出のタイミングが ウェハ面内で時同じとなる半導体基板の製造方法を得る には、どのような手段を講じればよいかという点にあ る。

[0005]

【課題を解決するための手段】そこで、この発明は、単結晶半導体基板の表面に凹部を形成し、該凹部に絶縁物でなる充填物を埋め込んた後、表面を絶縁膜で複った支持基板を該単結晶半導体基板の表面に貼り合わせ、当該単結晶半導体基板の表面を前記充填物に達するまで研磨して単結晶島領域を形成することを、その解決手段としている。

ス

【0007】また、前記単結品半導体基板の裏面を前記 充填物に達するまで研磨する工程の後に、該充填物の一部を表面よりエッチング除去しこの除去した部分に前記 充填物とエッチング選択比をとれる材料でなるエッチングストッパ層を埋め込む工程を備え、前記酸化膜を形成した際に、前記充填物と該酸化膜を形成した際に、前記充填物と該酸化膜との間にストッパ層が介在するようにしたことを構成としている。 【0008】

【作用】この発明においては、単結晶半導体基板表面の 凹部に埋め込んだ充填物が単結晶半導体基板の裏面側からの研磨のストッパとなる。また、(第1)支持基板の 表面に形成した絶縁膜は、第1支持基板の研磨のストッ

パとして作用する。

【〇〇〇9】 そして、単結晶半導体基版を裏 面から充填 物が露出するまで研磨した状態で、充填物を一部除去し この充填物(例えばSiO2)とエッチング選択比 をとれる材料(例えばポリシリコン等)でなるキッチン グストッパ層を埋め込むことにより、絶縁膜及び充填物 をエッチングする際にストッパ層を残すことができる。 単結晶半導体基板の充填物の一部を除去してエッチング ストッパ層を埋め込み、さらに単結晶半導体基板のストッパ層を埋め込んだ面にデバイス形成領域(SOI領 域) を画成するための段差を形成し、この段差面及び研 庭面に沿って表面酸化膜を形成すると、この表面酸化膜 と充填物との間にエッチングストッパ層を介在させることができる。上記したように、絶縁関及び充填物をエッ チングしてエッチングストッパ層を残した状態では、最 初に形成した凹部の深さ分だけの単結晶半導体基板が残 っている。この深さ寸法は、エッチングによって均一に 短く制御できるため、ウェハ面内均一性は良好となる。 この状態では研磨量は少なくてよく、表面酸化膜をウェ 八面内で時同時に露出させることができる。このため、 SOI層(単結晶半導体)の膜厚は必要以上に研磨され て関減り(底ずり)することなく、ウェハ面内で均一に することが可能となる。

[0010]

【実施例】以下、この発明に係る半導体基板の製造方法の詳細を図面に示す実施例に基づいて説明する。

【0011】本実施例では、先ず図1(A)に示すように、単結晶半導体基板としてのシリコン基板11の表面に、フォトリッグラフィー技術及び異方性エッチング技術を用いて凹部としてのトレンチ11Aを形成する。次いで、図1(B)に示すように、シリコン基板11表面に絶縁物としてのSiO2映12を例えばCVD法によい単様させ、トレンチ11Aを埋め込む。その後、シリコン基板11面上のSiO2映12をエッチバックして除去し、トレンチ11A内のみに充填物としてのSiO2映12を残す。

【0012】次に、図1 (C) に示すように、他のシリコン華板でなる第1支持基板13の表面にシリコン酸化 関14を形成し、シリコン基板11の表面に貼り合わせ で図2(A) に示すような構造とする。その後、シリコン 芝基板11の裏 面側から研磨を行い、図2(B) に示す ように、ストッパとしてのら102関12が露出した時 点で研磨を停止させる。このとき、シリコン基板11は SiO2関12に囲まれた構造となっている。

【0013】次に、シリコン基板11の研磨面側をウェットエッチング(例えばフッ酸(H.F.)溶液を用いる) を行って、図2(C)に示すように、Si02帙12を

約半分の秩厚となるように除去する.

【0014】その後、図3(A)に示すように、シリコン基板11の研磨面側に、ポリシリコン限15をCVD法により堆積させて前工程でSIO2限12を一部除去した部分を埋め込む。次いで、ポリシリコン限15を研磨し、図3(B)に示すように、シリコン基板11の研磨面を露出させる。このとき、トレンチ内には、エッチングストッパ層としてのポリシリコン関15が埋め込まれた状態となる。

(0015] さらに、シリコン参板 11の研磨面側に リソグラフィー技術及びドライエッチング技術を用い て、図3(C)に示すように、デバイス形成領域(SO 1層形成領域)を画成するための段差(凹部)16A。 16Bを形成する。なお、段差 16Aはシリコン参板 1 1研磨面に形成した凹部であり、段差 16Bはポリシリコン楔 15の限度を減らして形成した凹部である。このような段差の形成には、例えばエッチングガスにHBrを用いたドライエッチングを行う。

【0016】次に、同図(C)に示すように、このような改差16A、168を形成した後に、表面酸化を行って表面に沿ったなリコン酸化粧17を形成する

て表面に沿ったシリコン酸化は17を形成する。
【0017】次に、図4(A)に示すように、シリコン酸化は17上にポリシリコンは18をCVD法によりよって地積させ段産を成立。その後、ポリシリコンとは18であり、ない。ないでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーでは、カリカーである。そのシリコンをして、カリカーである。そのシリコンをでは、カリカーである。そのシリコンをでは、カリカーである。とのは、カリに示するが適当に対して、カリカーである。との18】次に、シリコンは、カリカーである。との18】次に、シリコンはは、カリカーである。と面が露出するまで、シリコンは、カリカーである。と面がある。との18】次に、シリコンは、カリカーである。との18】次に、シリコンは、カリカーである。との18】次に、シリコンは、カリカーである。との18】次に、シリコンは、カリカーである。との18】次に、シリコンは、1001年に、カリカーである。との18】では、カリカーでは、

め、ポリシリコン膜15の下のシリコン酸化膜17が消 失されることが防止でき、次工程でのシリコン基板11 の研磨でのストッパとしてシリコン酸化粧17を用いる ことができる。図5 (C) は、シリコン 基板 1 1 をシリ コン酸化鉄 1 7 が線出するまで研磨を行って単結晶シリ コンでなるSOI層11日を形成した状態を示してい る。なお、本実施例によれば、図5(8)の状態ですで にシリコン基版 1 1はかなり違く且つ均一になっている ため、シリコン酸化財17の最出は、時間時に起り、均 ーな映厚のSOI磨118が形成できる。

【ロロ19】以上、実施例について説明したが、この発 明は、これに限定されるものではなく、構成の要旨に付 髄する各種の設計変更、材料変更が可能である。

【0020】例えば、上記実施例においては、図1 (C) に示したように、第1支持基板13にシリコン酸 化膜14を形成したが、図6に示すように、シリコン基 板11個に形成しても勿論よい。

[0021]

【発明の効果】以上の説明から明らかなように、この発明によればSOI 層の誤層を萎板(ウェハ)面内で旬-にする効果がある。 また、貼り合わせによって801を 形成するため結晶欠陥の少ない半導体基板を形成するこ とが可能になる。

Manage.

【図2】(A)~(C)はこの発明の実施例を示す工程 断面図.

【図3】(A)~(C)はこの発明の実施例を示す工程

断面图.

【図4】(A)及び(B)はこの発明の実施例を示す工 程断面図.

[図5] (A)~(C) はこの発明の実施例を示す工程 話而國。

[図 6] この発明の他の実施例を示す要部断面図。

【図7】従来例の要部断面図。

[図 8] 従来例の要部断面図。

[図9] 従来例の要部断面図。

「独合の歌曲」

1 1…シリコン華頓(単結晶半導体華板) 1 1A…トレンチ(凹部)

118…501層

12…5102膜(発填物)

1 3…第 1支持基板

1 4…シリコン酸化肼(絶縁膜)

15…ポリシリコン麒(エッチングストッパ層)

16A, 16B…段蓋


17…シリコン酸化膜


18…ポリシリコン膜(材料膜)


19…第2支持基板


[図面の簡単な説明]


【図1】(A)~(C)はこの発明の実施例を示す工程


























This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the items checked: |
|---|
| ☐ BLACK BORDERS |
| ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| ☐ FADED TEXT OR DRAWING |
| BLURRED OR ILLEGIBLE TEXT OR DRAWING |
| ☐ SKEWED/SLANTED IMAGES |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS |
| ☐ GRAY SCALE DOCUMENTS |
| ☐ LINES OR MARKS ON ORIGINAL DOCUMENT |
| ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |
| |

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.